Презентация на тему "Логические основы компьютера. Базовые логические элементы"

Содержание

• 
  Слайд 1

  Логические основы компьютера

  Базовые логические элементы Автор: Сергеев Евгений Викторович МОУ СОШ №4 г. Миньяра Челябинской области sergeev73@mail.ru http://shk4-minyar.ucoz.ru

• 
  Слайд 2

  Базовые логические элементы

  Компьютер выполняет арифметические и логические операции при помощи т.н. базовых логических элементов, которые также еще называют вентилями. Вентиль «И» – конъюнктор. Реализует конъюнкцию. Вентиль«ИЛИ» – дизъюнктор. Реализует дизъюнкцию. Вентиль«НЕ» – инвертор. Реализует инверсию

• 
  Слайд 3

  Составныеэлементы

  Любая логическая операция может быть представлена через конъюнкцию, дизъюнкцию и инверсию Любой сколь угодно сложный элемент компьютера может быть сконструирован из элементарных вентилей

• 
  Слайд 4

  Сигналы-аргументы и сигналы-функции

  Вентили оперируют с электрическими импульсами: Импульс имеется – логический смысл сигнала «1» Импульса нет – логический смысл сигнала «0» На входы вентиля подаются импульсы – значения аргументов, на выходе вентиля появляется сигнал – значение функции

• 
  Слайд 5

  Логическая схема типа «И»(конъюнктор)

  1  0 = 0 1 0 A В Электрическая цепь из двух последовательно подключенныхвыключателей

• 
  Слайд 6

  Логическая схема типа «ИЛИ»(дизъюнктор)

  + - 1 1 1 v 1 = 1 Электрическая цепь из двух параллельно подключенныхвыключателей

• 
  Слайд 7

  Логическая схема типа «НЕ»(инвертор)

  + - + - ¬1 = 0 1 Электрическая цепь с однимавтоматическим выключателем

• 
  Слайд 8

  Конъюнктор

  На входы конъюнктора подаются сигналы 0 или 1 На выходе конъюнктора появляются сигналы 0 или 1 в соответствии с таблицей истинности

• 
  Слайд 9

  Дизъюнктор

  На входы дизъюнктора подаются сигналы 0 или 1 На выходе дизъюнктора появляются сигналы 0 или 1 в соответствии с таблицей истинности

• 
  Слайд 10

  Инвеpтор

  На входы инвертора подаются сигналы 0 или 1 На выходе инвертора появляются сигналы 1 или 0 в соответствии с таблицей истинности

• 
  Слайд 11

  Сумматор двоичных чисел

  Любое математическое сколь угодно сложное выражение может быть представлено в виде последовательности элементарных математических операций Все математические действия в компьютере сводятся к сложению двоичных чисел Основу микропроцессора составляют сумматоры двоичных чисел

• 
  Слайд 12

  Полусумматор. Арифметическое сложение двоичных чисел

  В каждом разряде образуется сумма цифр в соответствующих разрядах слагаемых, при этом возможен перенос единицы в старший разряд Без переноса 0000 0001 0000 0010 0 0 0 0 0 0 1 1 С переносом 0000 0011 0000 0010 0 0 0 0 0 1 0 1 + +

• 
  Слайд 13

  Обозначим слагаемые через А и В, перенос – через Р, а сумму – через S

  Таблица сложения одноразрядных двоичных чисел: 0 0 0 1 0 1 1 0 Очевидно, что Р = А  В

• 
  Слайд 14

  Получаем формулу для вычисления S

  Если сравнить АВcS: то очевидно, что они практически идентичны. Чтобы равенство оказалось полным нужно выражение АВ умножить на ¬Р

• 
  Слайд 15
  

  S = (А  В) ¬P (А  В) ¬(A  B) 0 1 1 1 0 0 0 1 1 1 1 0 0 1 1 0 Теперь, имея элементарные логические выражения, можно построить логическую схему устройства для сложения одноразрядных двоичных чисел (полусумматора)

• 
  Слайд 16

  Логическая схема двоичного полусумматора

  Полусумматор называется так, потому, что здесь не учитывается перенос единицы из младшего разряда И НЕ И ИЛИ А B А  В А  В ¬(А  В) (А  В)  ¬(A  B) (А  В)  ¬(A  B)

• 
  Слайд 17

  Полный одноразрядный сумматор

  Должен иметь три входа (А, В и Р0) и два выхода (S и P) 0 0 0 1 0 1 1 1 0 1 1 0 1 0 0 1

• 
  Слайд 18

  Формула полного одноразрядного сумматора

  Р принимает значение 1 когда хотя бы две из трех переменных равны 1: Р = (А  B)(A  P0)  (B  P0) Сумма равна произведению логического сложения (А, В и Р0) на инвертированный перенос ¬Р: S = (А В  Р0)  ¬Р Это выражение справедливо во всех случаях, кроме одного, когда А, В и Р0 равны 1:

• 
  Слайд 19
  

  Правильное значение суммы – 1. Для ее получения необходимо полученное выражение сложить с произведением этих же переменных: S = (А В  Р0)  ¬Р  (А В  Р0)

• 
  Слайд 20

  Многоразрядный сумматор

  Построен на основе полных одноразрядных сумматоров (по одному на каждый разряд), причем таким образом, чтобы выход (перенос) младшего сумматора был подключен ко входу старшего сумматора

• 
  Слайд 21

  Триггер

  Важнейшая структурная единица оперативной памяти и регистров процессора Состоит из двух логических элементов «ИЛИ» и двух логических элементов «НЕ»

• 
  Слайд 22

  Логическая схема триггера

  ИЛИ ИЛИ НЕ НЕ S R Q

• 
  Слайд 23

  Работа триггера

  В обычном состоянии на входы триггера Sи R подан сигнал «0» и триггер хранит «0». При подаче сигнала «1» на вход S триггер принимает значение на выходе Qзначение «1» При подаче сигнала «1» на вход R триггер возвращается в свое исходное состояние – хранит «0»